揭秘FPGA電源設(shè)計(jì)時(shí)的N個(gè)考慮事項(xiàng)

2013-10-14 13:41 來源:電子信息網(wǎng) 作者:和靜

FPGA是一種提供許多邏輯單元和其他功能(如收發(fā)器、PLL和用于復(fù)雜處理任務(wù)的MAC單元)的器件。FPGA現(xiàn)在變得非常強(qiáng)大,有效地為它們供電是設(shè)計(jì)的一個(gè)重要方面,這一點(diǎn)常常被低估。

本文分析了針對(duì)FPGA的電源要求,提供了關(guān)于如何將其放在PCB上和放在什么位置的指導(dǎo),并通過一個(gè)設(shè)計(jì)示例讓讀者熟悉設(shè)計(jì)步驟,設(shè)計(jì)當(dāng)中FPGA所在的系統(tǒng)由12 V總線供電,這是來自市電供電SMPS的主輸出。

功耗估算器和電壓要求

FPGA設(shè)計(jì)的一個(gè)重要方面是確定所需電壓要求和每個(gè)電壓軌的電流要求。各大FPGA廠商都提供了綜合性計(jì)算器來幫助確定這些要求,考慮因素包括器件工作頻率、所用門電路數(shù)量以及門電路的切換率。例如,Altera提供了PowerPlay Early Power Estimator,Xilinx提供了XPower Analyzer。

表1包含Altera和Xilinx器件需要的一些典型電壓軌,分為三個(gè)核心電壓:I/O電壓、收發(fā)器電壓和輔助電壓。

1

POL和配電系統(tǒng)

核心電壓較低的FPGA需要高電流、高精度和最小紋波。為實(shí)現(xiàn)這一目標(biāo),去耦電容器的位置應(yīng)當(dāng)盡量鄰近FPGA,使去耦通路中的ESR和ESL最小。

另一種合適做法是將POL穩(wěn)壓器放在盡量鄰近器件的位置,但不影響FPGA的輸入和輸出路徑。更高的工作頻率和控制、驅(qū)動(dòng)器與MOSFET和集成度有助于實(shí)現(xiàn)緊湊的布局。小解決方案占位面積允許將穩(wěn)壓器放在FPGA的近旁,從而改善穩(wěn)壓器瞬態(tài)響應(yīng)。圖1提供了來自Vishay microBUCK產(chǎn)品的一種3 A穩(wěn)壓器示例。

1 2 3 > 
FPGA

一周熱門