加利福尼亞州圣克拉拉2023年9月28日 /美通社/ -- AMD（超威，納斯達(dá)克股票代碼：AMD）今日宣布推出 AMD Alveo? UL3524 加速卡，這是一款面向超低時(shí)延電子交易應(yīng)用設(shè)計(jì)的新款金融科技（ fintech ）加速卡。Alveo UL3524 已由領(lǐng)先的交易公司進(jìn)行了部署，并且支持多種解決方案合作伙伴產(chǎn)品，能夠?yàn)樽誀I交易商、做市商、對(duì)沖基金、經(jīng)紀(jì)商和交易所提供一流的 FPGA 平臺(tái)，以納秒（ ns ）速度進(jìn)行電子交易。
AMD Alveo UL3524 加速卡
較之上一代 FPGA 技術(shù)，Alveo UL3524 帶來了 7 倍的時(shí)延提升[1]，從而達(dá)到小于 3 納秒的 FPGA 收發(fā)器時(shí)延[2]，加速交易執(zhí)行。其由定制的 16nm Virtex? UltraScale?+ FPGA 提供支持，采用新穎的收發(fā)器架構(gòu)，其具備硬化且經(jīng)過優(yōu)化的網(wǎng)絡(luò)連接核，以實(shí)現(xiàn)突破性能。通過在量產(chǎn)平臺(tái)上將硬件靈活性與超低時(shí)延網(wǎng)絡(luò)相結(jié)合，Alveo UL3524 能夠比傳統(tǒng) FPGA 替代方案更快實(shí)現(xiàn)設(shè)計(jì)收斂與部署。
AMD 產(chǎn)品營銷總監(jiān) Hamid Salehi 表示："在超低時(shí)延交易中，1 納秒即可決定交易的盈虧。Alveo UL3524 加速卡由 AMD 超低時(shí)延 FPGA 收發(fā)器提供支持，專為給我們身處金融市場的金融科技客戶帶來可觀的競爭優(yōu)勢而打造。"
硬件靈活性以及人工智能賦能的交易策略
Alveo UL3254 采用 64 個(gè)超低時(shí)延收發(fā)器、78 萬個(gè) FPGA 架構(gòu)查找表（ LUT ）以及 1,680 個(gè)數(shù)字信號(hào)處理（ DSP ）計(jì)算片，旨在加速硬件中的定制交易算法，令交易商能夠根據(jù)不斷演進(jìn)的策略和市場條件定制其設(shè)計(jì)。該產(chǎn)品為采用 Vivado? 設(shè)計(jì)套件的傳統(tǒng) FPGA 流程所支持，配套提供一套參考設(shè)計(jì)和性能基準(zhǔn)，使 FPGA 設(shè)計(jì)人員能夠快速探索關(guān)鍵指標(biāo)并根據(jù)規(guī)范開發(fā)定制交易策略，并得到 AMD 領(lǐng)域?qū)＜业娜蛑С帧?nbsp;
為了簡化人工智能（ AI ）在算法交易市場中日益普遍的采用，AMD 為開發(fā)人員提供了開源且受到社區(qū)支持的FINN 開發(fā)框架。通過使用 PyTorch 和神經(jīng)網(wǎng)絡(luò)量化技術(shù)，F(xiàn)INN 項(xiàng)目令開發(fā)人員能夠在縮小 AI 模型尺寸的同時(shí)保持準(zhǔn)確性、編譯到硬件 IP 以及將網(wǎng)絡(luò)模型集成到算法的數(shù)據(jù)路徑中，帶來低時(shí)延性能。作為一項(xiàng)開源計(jì)劃，該解決方案為開發(fā)人員賦予了靈活性與可及性可，可隨項(xiàng)目演進(jìn)獲取最新技術(shù)進(jìn)展。
實(shí)現(xiàn)不斷壯大的超低時(shí)延金融科技解決方案生態(tài)系統(tǒng)
Alveo UL3524 及專屬打造的 FPGA 技術(shù)使戰(zhàn)略合作伙伴能夠?yàn)榻鹑诳萍际袌鰳?gòu)建定制解決方案和基礎(chǔ)設(shè)施。目前可供使用的合作伙伴解決方案包括來自 Alpha Data、Exegy 和 Hypertec 的產(chǎn)品。
為 Alveo UL3524 加速卡提供支持的 AMD Virtex? UltraScale+ VU2P FPGA 使 Alpha Data 的超低時(shí)延設(shè)備成為可能。
Alpha Data 總經(jīng)理 David Miller 表示："AMD 的新款 Virtex UltraScale+ FPGA 為超低時(shí)延交易和網(wǎng)絡(luò)帶來了跨越式改進(jìn)。我們開發(fā)的 ADA-R9100 機(jī)架式設(shè)備使客戶能夠輕松地充分發(fā)揮全新 AMD FPGA 器件的全部潛力。"
Exegy 作為端到端前臺(tái)交易解決方案提供商，正在利用其 nxFramework 為 Alveo UL3524 卡提供支持。nxFramework 是一種軟件與硬件開發(fā)環(huán)境，專為在金融行業(yè)內(nèi)創(chuàng)建和維護(hù)超低時(shí)延 FPGA 應(yīng)用定制而成。
Exegy FPGA 解決方案總監(jiān) Olivier Cousin 表示："通過結(jié)合 AMD 開創(chuàng)性的超低時(shí)延 FPGA 技術(shù)與 Exegy 在資本市場的專長，我們得以提供一款綜合全面的解決方案，應(yīng)對(duì)構(gòu)建未來交易基礎(chǔ)設(shè)施所需面臨的日益增多的優(yōu)化問題。"
針對(duì) Alveo UL3524，Hypertec 借助定制冷卻系統(tǒng)優(yōu)化了其 ORION HF X410R-G6 高頻服務(wù)器，使之部署在 1U 服務(wù)器尺寸規(guī)格中。
Hypertec 產(chǎn)品營銷總監(jiān) David Lim 表示："Hypertec 工程師專門設(shè)計(jì)了 HF X410R-G6，以充分施展 Alveo UL3524 平臺(tái)的功能和速度，使我們的解決方案能夠滿足低時(shí)延任務(wù)極其嚴(yán)苛的需求。"
AMD Alveo UL3524 加速卡目前已投入量產(chǎn)，并向全球金融服務(wù)客戶供貨。
相關(guān)資源
關(guān)于AMD
在超過五十年的歷史中，AMD（超威半導(dǎo)體）引領(lǐng)了高性能運(yùn)算、圖形，以及可視化技術(shù)方面的創(chuàng)新。全球數(shù)十億計(jì)的人們、領(lǐng)先的 500 強(qiáng)公司，以及尖端科學(xué)研究所都依靠 AMD 技術(shù)來改善他們的生活、工作以及娛樂。AMD 員工致力于打造領(lǐng)先的高性能和自適應(yīng)產(chǎn)品，努力拓寬技術(shù)的極限。成就今日，啟迪未來。更多信息，敬請?jiān)L問 AMD 公司（NASDAQ：AMD）-官網(wǎng) http://www.amd.com.cn/，關(guān)注 AMD 官方微信：AMDChina，關(guān)注 AMD 官方微博@AMD中國。
|
AMD、AMD Arrow 標(biāo)識(shí)、Alveo、Virtex、Vivado 及其組合為超威半導(dǎo)體公司的商標(biāo)。其它名稱僅供參考之用，可能是其各自所有者的商標(biāo)。 |
|
[1] 截至 2023 年 8 月 16 日，AMD 性能實(shí)驗(yàn)室使用 Vivado? Design Suite 2023.1，對(duì)運(yùn)行在 Vivado Lab（硬件管理器） 2023.1 上的 Alveo UL3524 加速卡進(jìn)行了測試?；?GTF 時(shí)延基準(zhǔn)設(shè)計(jì)，經(jīng)過配置，可在內(nèi)部近端回送模式下啟用 GTF 收發(fā)器。GTF TX 和 RX 時(shí)鐘在大約 644MHz 的相同頻率下工作，相移為 180 度。GTF 時(shí)延基準(zhǔn)設(shè)計(jì)通過鎖存單個(gè)空閑運(yùn)行計(jì)數(shù)器的值來測量硬件中的時(shí)延。時(shí)延即為 TX 數(shù)據(jù)在 GTF 收發(fā)器處鎖存的時(shí)間與其在路由回 FPGA 架構(gòu)之前在 GTF 接收器處鎖存的時(shí)間之間的差值。時(shí)延測量不包括協(xié)議開銷、協(xié)議幀、可編程邏輯 (PL) 時(shí)延、TX PL 接口設(shè)置時(shí)間、RX PL 接口時(shí)鐘輸出、包飛行時(shí)間和其它時(shí)延來源?；鶞?zhǔn)測試運(yùn)行了 1,000 次，每次測試 250 幀。引用的測量結(jié)果基于 GTF 收發(fā)器"RAW 模式"，其中收發(fā)器的物理介質(zhì)連接子層 (PMA) 將數(shù)據(jù)"按原樣"傳遞到 FPGA 架構(gòu)。時(shí)延測量結(jié)果在此配置的所有測試運(yùn)行中保持一致。系統(tǒng)制造商可能會(huì)修改配置，因此產(chǎn)生不同的結(jié)果。ALV-10 |
|
[2] 基于 Virtex UltraScale+ GTY 收發(fā)器與超低時(shí)延 GTF 收發(fā)器的仿真比較。 |
