單芯片系統(tǒng)對(duì)嵌入式系統(tǒng)設(shè)計(jì)師來(lái)說(shuō)，往往會(huì)隨著其面對(duì)的不同的系統(tǒng)設(shè)計(jì)而各有不同。例如，在龐大的娛樂(lè)或通信消費(fèi)產(chǎn)品市場(chǎng)中，SoC意味著一顆具有數(shù)百萬(wàn)邏輯門(mén)的集成電路(IC)，其中包含許多大型定制邏輯模塊，并有將芯片的數(shù)字處理性能與外部世界連接的混合信號(hào)功能。在現(xiàn)實(shí)世界中，能夠支持這樣大規(guī)模的SoC開(kāi)發(fā)的項(xiàng)目數(shù)量非常有限。
要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡(jiǎn)單，因?yàn)檫@樣就能將材料成本、部件庫(kù)存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)。如果一項(xiàng)設(shè)計(jì)功能的精髓能夠深植于單一芯片上，將會(huì)大大增加第三方取得這項(xiàng)設(shè)計(jì)的困難度。
單芯片夢(mèng)想
對(duì)大部分的設(shè)計(jì)團(tuán)隊(duì)來(lái)說(shuō)，這樣的SoC目標(biāo)仍然是一個(gè)夢(mèng)想。能夠大量生產(chǎn)以支持一個(gè)完全定制化混合信號(hào)芯片開(kāi)發(fā)的產(chǎn)品仍然是少數(shù)。絕大部分的產(chǎn)品都是采用專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)或微控制器作為其解決方案的核心。在這樣的情況下，想要找到一個(gè)能夠完全符合項(xiàng)目需求的器件通常是一大難題。就定義來(lái)看，ASSP能夠?yàn)槟骋惶囟☉?yīng)用領(lǐng)域的設(shè)計(jì)問(wèn)題提供一種解決方案，但是這樣的典型解決方案不可能完全符合真實(shí)世界中的項(xiàng)目需求。結(jié)果，通常是采用性能和參數(shù)超過(guò)需求的器件，或開(kāi)發(fā)附加電路以彌補(bǔ)標(biāo)準(zhǔn)產(chǎn)品與實(shí)際需求之間的落差。此外，ASSP的靈活度不高，一旦選用了某顆IC，它的功能往往會(huì)限制產(chǎn)品后續(xù)的設(shè)計(jì)進(jìn)展。
大部分的常用解決方案都不免會(huì)以微控制器(MCU)為基礎(chǔ)。雖然其軟件可編程性可提供不錯(cuò)的靈活度，但是很少有MCU能提供與典型嵌入式設(shè)計(jì)需求完全相符的功能。大部分這類的設(shè)計(jì)都會(huì)在MCU之外另加入不同形式的可編程邏輯(FPGA或CPLD)，以增加硬件中的邏輯功能。盡管現(xiàn)今市場(chǎng)上有各種帶有不同外設(shè)的MCU可供選用，但是絕大多數(shù)的嵌入式系統(tǒng)電路板上都沒(méi)有提供各種作為信號(hào)調(diào)節(jié)和I/O連接用途的模擬器件。
混合信號(hào)FPGA
愛(ài)特過(guò)去一直在通過(guò)提供Fusion混合信號(hào)FPGA，為上述設(shè)計(jì)提供解決方案。Fusion混合信號(hào)FPGA在單一器件上結(jié)合了高密度可編程邏輯和可配置模擬電路功能，另外還包括大容量的閃存模塊、完整的時(shí)鐘生成、管理電路以及在FPGA邏輯中嵌入微控制器軟核等設(shè)計(jì)選項(xiàng)。
SmartFusion混合信號(hào)FPGA將高密度、基于閃存的FPGA、一個(gè)具完整外設(shè)組合的ARM Cortex -M3微控制器內(nèi)核，以及高效可編程模擬功能全部都集成在一顆單芯片上。
