數(shù)字信號(hào)處理器(digital signal processor, 簡寫 DSP)是一種專用于(通常為實(shí)時(shí)的)數(shù)字信號(hào)處理的微處理器。
數(shù)字信號(hào)處理器的特點(diǎn)
分開的程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器(哈佛結(jié)構(gòu))。
用于單指令流多數(shù)據(jù)流(SIMD)作業(yè)的特殊指令集。
可進(jìn)行并行處理，但不支援多任務(wù)。
用于宿主環(huán)境時(shí)可作為直接存儲(chǔ)器訪問(DMA )設(shè)備運(yùn)作.
從模數(shù)轉(zhuǎn)換器(ADC)獲得數(shù)據(jù)，最終輸出的是由數(shù)模轉(zhuǎn)換器(DAC)轉(zhuǎn)換為模擬信號(hào)的數(shù)據(jù)。
數(shù)字信號(hào)的處理
數(shù)字信號(hào)的處理可由通用微處理器完成?？赡艿膬?yōu)化為：
使用飽和算法，在這種方式中，會(huì)產(chǎn)生溢出的運(yùn)算將累積至寄存器可容納的最大(或最小)值，而不是按環(huán)繞方式(環(huán)繞方式是很多通用CPU采取的方式。在環(huán)繞方式中，寄存器的數(shù)值到達(dá)最大值后再加一則會(huì)繞回到最小值;而使用飽和算法時(shí)則不會(huì)發(fā)生這種環(huán)繞，運(yùn)算結(jié)果仍將保持為最大值)。有些情況下可使用不同的粘滯位運(yùn)算模式。
使用乘積累加(MAC)運(yùn)算，這會(huì)提高各種矩陣運(yùn)算的效率(例如卷積運(yùn)算、點(diǎn)積運(yùn)算、乃至矩陣多項(xiàng)式的求值運(yùn)算;參看Horner scheme和積和熔加運(yùn)算)。由于在許多DSP中都必然地使用了單周期的MAC部件，因此也自然沿襲了下面所述的許多性質(zhì)(尤其是哈佛結(jié)構(gòu)和指令流水線(Instruction Streamline))。
在使用同余尋址方式操作循環(huán)緩沖器、以及在使用逆位序?qū)ぶ纺Ｊ教幚砜焖俑盗⑷~變換交叉參照時(shí)，都可使用專門的指令實(shí)現(xiàn)。
