嵌入式開發(fā)人員的需求在于提高系統(tǒng)性能，降低系統(tǒng)功耗，減小電路板面積以及降低系統(tǒng)成本。Altera SoC FPGA為此做出不小的進(jìn)步，在此基礎(chǔ)上合作伙伴也紛紛推出優(yōu)秀的解決方案與專業(yè)服務(wù)等。2013年7月10日，Altera公司與代理商合作的SoC研討會于深圳召開，據(jù)悉，該研討會今年7月至10月將在亞太地區(qū)7個城市舉辦，包括中國、韓國、臺灣和印度，而深圳是整個研討會巡講的首站。
Altera SoC FPGA提升整體性能 降低開發(fā)成本
Altera公司亞太區(qū)產(chǎn)品市場經(jīng)理謝曉東先生介紹說，Altera SoC FPGA將ARM雙核處理器與Altera SoC FPGA的先進(jìn)技術(shù)相聯(lián)接，采用了雙核ARM Cortex-A9 MPCore處理器以及硬核存儲器控制器和外設(shè)，在處理器系統(tǒng)和FPGA之間建立了高性能互聯(lián)。Altera SoC FPGA部分，包括了28nm FPGA Cyclone V和Arria V兩個系列產(chǎn)品。
SoC FPGA具備了比較明顯的系統(tǒng)級優(yōu)點，提高系統(tǒng)性能方面包括4000 DMIPS，功耗不到1.8W;高達(dá)1600 GMACS、300 GFLOPS的DSP;>125 Gbps處理器至FPGA互聯(lián);高速緩存連續(xù)硬件加速器。降低功耗，相對于2芯片解決方案，功耗降低了30%。減小電路板面積，外形封裝減小了55%;只有兩種電源。降低系統(tǒng)成本，降低了元件成本;降低了PCB復(fù)雜度和成本，更少的布線以及更少的板層。
會上，Altera版ARM Development Studio 5(DS-5)得以演試，它是Altera與ARM獨家合作的一款開發(fā)工具，也可以說是ARM首次合作開發(fā)獨有的開發(fā)工具。簡單而言，SoC開發(fā)板連接到電腦后，ARM開發(fā)工具的演試圖像得以顯示，可了解CPU活動時的峰值情況，從而測試芯片的利用率，是否有空間提升，效率的情況等。
據(jù)Altera現(xiàn)場工程師介紹，它為CPU和FPGA域之間的高級信號級硬件提供了交叉觸發(fā)功能，能夠幫助軟硬件工程師協(xié)同工作，例如當(dāng)FPGA發(fā)生情況時，可以把軟件的CPU停下來，讓軟件工程師跟進(jìn)，通過軟件顯示的狀態(tài)，抓取當(dāng)時的場景;當(dāng)軟件向FPGA發(fā)出一個中斷時，可以讓硬件工程師了解軟件達(dá)到某個狀態(tài)時FPGA管腳上的信號，以此輔助軟硬件工程師進(jìn)行相互工作。
此外，謝曉東還談到，ARM處理器系統(tǒng)和FPGA兩者可以靈活啟動，單方面啟動和兩者同時啟動均可。例如在高端汽車的應(yīng)用上，在汽車打火時需要顯示屏立即啟動，方便駕駛者觀察汽車周邊的情況，因此需要同時啟動。另一些情況下，如果FPGA先啟動，可以對CPU啟動的情況做一些加減?？傊?，兩者互相觸發(fā) ，用戶可以自定制。
