IDT? 公司 (Integrated Device Technology, Inc) 日前宣布對低噪聲計時芯片組進行優(yōu)化，以滿足無線基站收發(fā)臺(BTS)射頻卡應用。這款全新芯片組產品對 IDT 廣泛的通信信號鏈產品系列進行了補充，為工程師提供所需的工具，幫助他們解決相位噪聲相關的挑戰(zhàn)，并建立一流的無線系統(tǒng)。
IDT 8V19N4xx 芯片組包括了JESD204B 相兼容的靈活的射頻鎖相環(huán)(RF PLL)和時鐘合成器，能滿足2G、3G 和 4G LTE 無線基礎設施中高頻率和低相位噪聲的需求。通過采用 IDT 已被驗證的 FemtoClock? NG 技術，這種低相位噪聲特性可使系統(tǒng)的模數和數模轉換器(ADCs/ DACs)實現高精度和低失真度的目標。這也可提高信號傳輸完整性和信號接收靈敏度，并通過較低的比特錯誤率(BER)來增加數據吞吐量。此外，射頻信號路徑中噪聲的減少有助于基站開發(fā)者減少系統(tǒng)濾波器要求，從而降低成本和復雜性。
IDT 公司副總裁兼計時與同步部門總經理 Christian Kermarrec 表示：“我們意識到噪聲會對射頻信號鏈產生不良影響，并開發(fā)出了這款計時芯片組，為系統(tǒng)工程師提供新工具來解決這一問題。IDT 全新芯片組還具備多個關鍵特性，包括 JESD 相兼容的時鐘功能，以及能夠方便與客戶特定架構相整合的集成時鐘抖動衰減功能。該新型計時器件不僅對我們行業(yè)領先的計時產品系列進行了補充，而且也擴充了其他產品，包括面向無線基礎設施應用的性能領先的數據轉換器、數據壓縮、RapidIO? 和射頻信號鏈產品?！?
IDT 8V19N4xx 芯片組可以生成 JESD204B 應用所需的同步且高度可配置時鐘和 SYSREF 信號。這就允許客戶采用一個具備高靈活度且高性價比的標準計時芯片，而非多個鎖相環(huán)、合成器和緩沖器。另外，該器件具有集成時鐘抖動衰減特性，可簡化系統(tǒng)設計，并通過支持低成本、低頻率的外部 VCXO 來降低系統(tǒng)成本。
