作為32 位RISC 微處理器主流芯片，ARM 芯片得到長(zhǎng)足發(fā)展和廣泛應(yīng)用。因而，ARM 芯片的測(cè)試需求更加強(qiáng)勁的同時(shí)，測(cè)試工作量在加大，測(cè)試復(fù)雜度也在增加。本文給出了基于ARM Cortex-M3 的微處理器測(cè)試方法，該方法也可用于類似結(jié)構(gòu)的微處理器測(cè)試。
隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路制程工藝從深亞微米發(fā)展到納米級(jí)，晶體管集成度的大幅提高使得芯片復(fù)雜度增加，單個(gè)芯片的功能越來(lái)越強(qiáng)。二十世紀(jì)90 年代ARM 公司成立于英國(guó)劍橋，主要出售芯片設(shè)計(jì)技術(shù)的授權(quán)。采用ARM 技術(shù)知識(shí)產(chǎn)權(quán)( IP 核)的微處理器，即ARM 微處理器，已遍及工業(yè)控制。消費(fèi)類電子產(chǎn)品。通信系統(tǒng)。網(wǎng)絡(luò)系統(tǒng)。無(wú)線系統(tǒng)等各類產(chǎn)品市場(chǎng)，基于ARM 技術(shù)的微處理器應(yīng)用約占據(jù)了32 位RISC 微處理器七成以上的市場(chǎng)份額.ARM 芯片的廣泛應(yīng)用和發(fā)展也給測(cè)試帶來(lái)了挑戰(zhàn)，集成電路測(cè)試一般采用實(shí)際速度下的功能測(cè)試，但半導(dǎo)體技術(shù)的發(fā)展使得測(cè)試開(kāi)發(fā)工程資源按幾何規(guī)律增長(zhǎng)，自動(dòng)測(cè)試設(shè)備(ATE)的性能趕不上日益增加的器件I/O 速度的發(fā)展，同時(shí)也越來(lái)難以滿足ARM 等微處理器測(cè)試所用的時(shí)序信號(hào)高分辨率要求，因而必須不斷提高自動(dòng)測(cè)試設(shè)備的性能，導(dǎo)致測(cè)試成本不斷攀升。此外，因?yàn)锳RM 芯片的復(fù)雜度越來(lái)越高，為對(duì)其進(jìn)行功能測(cè)試，人工編寫測(cè)試向量的工作量是極其巨大的，實(shí)際上一個(gè)ARM 芯片測(cè)試向量的手工編寫工作量可能達(dá)到數(shù)十人年甚至更多。本文針對(duì)ARM Cortex 內(nèi)核的工作原理，提出了一種高效的測(cè)試向量產(chǎn)生方法，并在BC3192 測(cè)試系統(tǒng)上實(shí)現(xiàn)了對(duì)ARMCortex-M3 內(nèi)核微處理器的測(cè)試。
1 微處理器測(cè)試方法
集成電路測(cè)試主要包括功能測(cè)試和直流參數(shù)的測(cè)試，微處理器的測(cè)試也包括功能和直流參數(shù)測(cè)試兩項(xiàng)內(nèi)容。微處理器包含豐富的指令集，而且微處理器種類繁多，不同微處理器之間很難有統(tǒng)一的測(cè)試規(guī)范。為了使測(cè)試具有通用性，我們有必要對(duì)微處理器的測(cè)試建立一個(gè)統(tǒng)一的模型，如圖1 所示。芯片測(cè)試系統(tǒng)為被測(cè)微處理器提供電源和時(shí)鐘，并能夠模擬微處理器的仿真通信接口來(lái)控制微處理器工作，同時(shí)配合仿真時(shí)序施加激勵(lì)向量，從而達(dá)到測(cè)試目的。
圖1
按微處理器仿真通信接口大致分兩類，一類是具有仿真接口(如JTAG)的微處理器，一類是沒(méi)有仿真接口的微處理器，對(duì)于配備類似JTAG 接口的微處理器，測(cè)試儀通過(guò)仿真一個(gè)JTAG 接口對(duì)被測(cè)芯片進(jìn)行功能或參數(shù)測(cè)試。沒(méi)有配備仿真調(diào)試接口的芯片，可以根據(jù)芯片的外部接口和引導(dǎo)方式選擇測(cè)試模型。
1.1 跟蹤調(diào)試模式
大多數(shù)的微處理器都提供了跟蹤調(diào)試接口，例如最常用的JTAG 接口，Cortex-M3 內(nèi)核除了支持JTAG 調(diào)試外，還提供了專門的指令追蹤單元(ITM).JTAG(Joint Test Action Group，聯(lián)合測(cè)試行動(dòng)小組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議(IEEE 1149.1 兼容)，主要用于芯片內(nèi)部測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議，如ARM.DSP.FPGA 器件等。標(biāo)準(zhǔn)的JTAG 接口是4 線：
TMS.TCK.TDI.TDO，分別為模式選擇。時(shí)鐘。數(shù)據(jù)輸入和數(shù)據(jù)輸出線.JTAG 最初是用來(lái)對(duì)芯片進(jìn)行測(cè)試的，因此使用JTAG 接口測(cè)試微處理器具有很多優(yōu)點(diǎn)。
用JTAG 接口對(duì)微處理器進(jìn)行仿真測(cè)試，是通過(guò)測(cè)試系統(tǒng)用測(cè)試矢量模擬一個(gè)JTAG 接口實(shí)現(xiàn)對(duì)微處理器的仿真控制，其核心是狀態(tài)機(jī)的模擬，圖2 所示為測(cè)試系統(tǒng)使用的JTAG TAP 控制器的狀態(tài)轉(zhuǎn)換圖。
圖2
通過(guò)測(cè)試儀來(lái)模擬狀態(tài)轉(zhuǎn)換就可以實(shí)現(xiàn)JTAG 通信控制。
JTAG 在物理層和數(shù)據(jù)鏈路層具有統(tǒng)一的規(guī)范，但針對(duì)不同的芯片仿真測(cè)試協(xié)議可能略有差異。為了使測(cè)試模型具有通用性，我們對(duì)測(cè)試模型的JTAG 接口做了一個(gè)抽象層，如圖3 所示。圖中抽象層將類型多樣的控制函數(shù)轉(zhuǎn)化成芯片能識(shí)別的數(shù)據(jù)流來(lái)控制被測(cè)芯片的工作狀態(tài)。
圖3
1.2 引導(dǎo)模式/FLASH 編程模式
針對(duì)沒(méi)有配備仿真調(diào)試接口的微處理器，可以利用引導(dǎo)功能實(shí)現(xiàn)對(duì)微處理器的測(cè)試。因沒(méi)有配備仿真調(diào)試功能，不能實(shí)現(xiàn)仿真測(cè)試。因此針對(duì)這一類的微處理器測(cè)試中，需要在芯片中加載測(cè)試代碼。大多數(shù)的微處理器芯片都具有上電引導(dǎo)功能，可以利用引導(dǎo)功能將測(cè)試代碼加載到微處理器中，進(jìn)而實(shí)現(xiàn)功能和直流參數(shù)測(cè)試。而對(duì)于內(nèi)部配備FLASH 的微處理器可以先將測(cè)試代碼下載到片內(nèi)FLASH 中，以實(shí)現(xiàn)對(duì)微處理器的功能和參數(shù)測(cè)試。
為了實(shí)現(xiàn)對(duì)微處理器的測(cè)試控制，通常，測(cè)試系統(tǒng)利用微處理器的片上通信接口與片上測(cè)試程序通信，互相配合完成功能和參數(shù)測(cè)試。
