新思科技近日宣布提供運行速度達3.2 Gbps且經(jīng)驗證的HBM2E PHY IP核，滿足先進圖形、高性能計算和網(wǎng)絡(luò)芯片的高吞吐量要求。通過臺積公司CoWoS®先進封裝技術(shù)驗證,新思科技DesignWare® HBM2E PHY IP核提供符合JEDEC HBM2E SDRAM標(biāo)準(zhǔn)的微凸塊陣列，達到最短的2.5D封裝路徑以及最高的信號完整性。
聚合帶寬為409 GBps，HBM2E PHY提供先進的FinFET工藝芯片所需的海量計算性能。HBM2E IP核是新思科技包括DDR5/4/3/2和LPDDR5/4/3/2 IP核在內(nèi)的全面內(nèi)存接口IP核解決方案的一部分，這些解決方案已在數(shù)百個設(shè)計方案中得到了充分驗證，并在數(shù)百萬個芯片中使用。
SK海力士HBM 事業(yè)部高級副總裁、DRAM 設(shè)計負責(zé)人Jun Hyun Chun表示：“作為一家全球領(lǐng)先的半導(dǎo)體生產(chǎn)商，SK海力士大力投資開發(fā)強大的DRAM，以期提供更高的容量和處理速度，同時保持嚴(yán)格的質(zhì)量控制。我們持續(xù)與新思科技合作，為客戶提供經(jīng)過充分測試，并與DesignWare HBM2E IP核具有互操作性的高性能HBM DRAM解決方案，提供先進工藝中計算密集型芯片所需的容量、吞吐量和功率?！?
臺積公司設(shè)計基礎(chǔ)架構(gòu)市場事業(yè)部資深總監(jiān)Suk Lee表示：“雙方長期成功合作為共同客戶提供了獲取基于臺積公司先進工藝高品質(zhì)DesignWare IP核的機會，廣泛應(yīng)用于高性能芯片的應(yīng)用中。臺積公司行業(yè)領(lǐng)先的7納米工藝和CoWoS®封裝技術(shù)與新思科技經(jīng)驗證DesignWare HBM2E IP核相結(jié)合，使開發(fā)者能夠以更高的產(chǎn)量實現(xiàn)更快從驗證到封裝的生產(chǎn)過程，同時將集成風(fēng)險降到最低?！?
新思科技解決方案事業(yè)部營銷高級副總裁John Koeter表示：“高性能計算芯片需要更多的內(nèi)存帶寬來管理大量的數(shù)據(jù)傳輸，以支持豐富的圖形和機器學(xué)習(xí)工作量。作為領(lǐng)先的內(nèi)存接口IP核提供商，新思科技提供了一系列經(jīng)驗證的DesignWare內(nèi)存接口IP核解決方案，具有領(lǐng)先的功耗、性能和面積優(yōu)勢，以滿足最具挑戰(zhàn)性的吞吐量需求?！?
