近日，TI推出了一款為通信、國(guó)防以及測(cè)量測(cè)試等高精度應(yīng)用領(lǐng)域準(zhǔn)備的信號(hào)鏈解決方案。這款方案具有非常高的準(zhǔn)確性和靈活度。這款將 135 MSPS 的 16 位單通道模數(shù)轉(zhuǎn)換器 (ADC) 與低抖動(dòng)時(shí)鐘合成器結(jié)合城的數(shù)據(jù)轉(zhuǎn)換器已集成在同一評(píng)估板(EVM)上，有助于快速評(píng)估上述復(fù)雜系統(tǒng)。
這款數(shù)據(jù)轉(zhuǎn)換器不僅可針對(duì)測(cè)量測(cè)試系統(tǒng)提供更高的準(zhǔn)確度，而且還能憑借更高帶寬在包括空中接口等在內(nèi)的無(wú)線通信領(lǐng)域提供更高的靈敏度。ADS5483 ADC擁有高信噪比 (SNR) 與無(wú)雜散動(dòng)態(tài)范圍 (SFDR)，可通過(guò)第二尼奎斯特區(qū) (Nyquist zone) 接收來(lái)自 DC 的輸入頻率。其擁有高信噪比 (SNR) 與無(wú)雜散動(dòng)態(tài)范圍 (SFDR)，可通過(guò)第二尼奎斯特區(qū) (Nyquist zone) 接收來(lái)自 DC 的輸入頻率。采樣速率為 135 MSPS 的 ADC 在輸入頻率 (IF) 為 70 MHz 時(shí)可實(shí)現(xiàn) 78.6 dBFS 的 SNR 以及 95 dBc 的 SFDR，與同類(lèi) ADC 相比，SNR 高出 3.5 dB，SFDR 高出 8 dB。更高性能 ADS 5483 能夠顯著增強(qiáng)設(shè)計(jì)靈活性，進(jìn)而使眾多應(yīng)用受益匪淺。
這款數(shù)據(jù)轉(zhuǎn)換器在高帶寬應(yīng)用中通過(guò)集成全差動(dòng)輸入緩沖器顯著簡(jiǎn)化了模擬前端設(shè)計(jì)。該緩沖器采用 TI BiCom3 高速工藝技術(shù)開(kāi)發(fā)而成，可在整個(gè)輸入頻率范圍內(nèi)提供恒定輸入阻抗，并能避免 ADC 跟蹤保持結(jié)構(gòu)的反沖 (kickbac) 現(xiàn)象，以確保信號(hào)的持續(xù)線性 (consistent linearity)。此外，與同類(lèi)ADC競(jìng)爭(zhēng)產(chǎn)品不同的是，ADS5483 采用差分雙倍數(shù)據(jù)速率 (DDR) LVDS 輸出，可顯著減少其在 FPGA 或 ASIC 器件上的 I/O 跡線數(shù)及引腳數(shù)。超低抖動(dòng) CDCE72010 時(shí)鐘同步器能夠提供低于 50 飛秒 (fs) 的最佳附加抖動(dòng)性能，可充分滿足 ADS5483 等高速 ADC 的時(shí)鐘抖動(dòng)需求。
轉(zhuǎn)換器內(nèi)部的新型時(shí)鐘同步器可支持各種頻率，能夠充分滿足無(wú)線基站或測(cè)量測(cè)試設(shè)備等各類(lèi)系統(tǒng)的要求。在頻率高達(dá) 1.5 GHz，輸入頻率介于 8 KHz～500 MHz 之間時(shí)，該同步器能夠支持多達(dá) 10 個(gè) LVPECL、10 個(gè) LVDS 或 20 個(gè) LVCMOS 可配置輸出。此外，設(shè)計(jì)人員還能在同一時(shí)鐘合成器中集成兩組頻率，并選擇兩個(gè)外接 VCO/VCXO。CDCE72010 的片上 EEPROM 存儲(chǔ)默認(rèn)設(shè)置使設(shè)計(jì)人員能夠縮短系統(tǒng)啟動(dòng)時(shí)間，并消除采用外接組件的麻煩。ADS5483 與 CDCE72010 均在同一個(gè) EVM 上提供，有助于快速評(píng)估復(fù)雜系統(tǒng)。為幫助設(shè)計(jì)人員靈活地規(guī)則頻率，該 EVM 包含眾多組件，如針對(duì) VCXO 與晶振濾波器的開(kāi)放式插槽以及針對(duì)外部源時(shí)鐘輸入的旁路功能。此外，TI 還可提供適用于其各種高速 LVDS 輸出 ADC 系列的 TSW1200 數(shù)字采集工具。TSW1200 可以快速評(píng)估高達(dá) 16 位分辨率以及 500 MSPS 采樣率的 ADC，從而不僅能夠簡(jiǎn)化設(shè)計(jì)工藝，同時(shí)還可幫助設(shè)計(jì)人員加速相關(guān)系統(tǒng)的上市進(jìn)程。
