今年是半導體產業(yè)整并及尋找替代技術創(chuàng)記錄的一年，日前，于美國加州舉行的IEEES3S大會上，雖然晶片制造成本與復雜度逐年提升，但多數工程師竟然掌握了更多關于絕緣覆矽(SOI)、次閾值電壓設計與單晶片3D整合等相關技術，同時也聽說產業(yè)重組與整并的幾起傳聞。
截至目前為止，今年全球半導體公司已經完成了23筆收購交易了，這比起過去兩年的交易數總和還更多，摩根士丹利(MorganStanley)半導體投資銀行全球負責人MarkEdelstone在發(fā)表專題演講時透露。他同時預測今年的全球并購交易總值可能從174億美元增加到近300億美元。
資金成本較低正為所有的產業(yè)掀起并購浪潮，而晶片制造成本和復雜度的增加更助長了半導體產業(yè)的并購。目前制造一個20nm晶片的成本約需5,300萬美元，較制造28nm晶片成本所需的3，600萬美元更大幅提高，預計到了16/14nm節(jié)點時還將出現另一次躍升的高成本。
要在這樣的投資環(huán)境下賺錢，真的需要非常大的市場，而且還會對半導體產業(yè)的發(fā)展帶來巨大的影響。到了16/14nmFinFET世代，每閘極成本仍持續(xù)地攀升，這將顯著地改變半導體產業(yè)現狀——事實是：規(guī)模決定成敗。如今在整個產業(yè)中，每電晶體成本仍不斷上升中。不過，英特爾(Intel)在今年9月時透露，其14nmFinFET制程將可支援更低的每電晶體成本。
14/16nmFinFET制程節(jié)點象征著產業(yè)今后發(fā)展的主流方向，但完全耗盡型(FD)和極薄的SOI制程也有機會。 有些對成本敏感的行動晶片由于考慮到成本將會避免采用14nm和10nmFinFET制程，而且時間可能長達4至6年。SOI可說是為其提供了另一種替代方案，它能以接近28nm聚合物電晶體的成本，達到20nmbulk電晶體的性能，不過他認為在市場壓力下所有的bulk電晶體成本還會進一步下降。
此外，聯發(fā)科(Mediatek)介紹了一個次閾值設計案例，該公司遠大目標在于推動晶片達到漏電流和動態(tài)能量交會的最小能量點，這同時也是在她的博士論文和ISSCC2004論文中提出的一個概念。
