引言
由于微電子技術(shù)的高速發(fā)展，由IC芯片構(gòu)成的數(shù)字電子系統(tǒng)朝著規(guī)模大、體積小、速度快的方向飛速發(fā)展，而且發(fā)展速度越來越快。新器件的應(yīng)用導(dǎo)致現(xiàn)代EDA設(shè)計的電路布局密度大，而且信號的頻率也很高，隨著高速器件的使用，高速DSP(數(shù)字信號處理) 系統(tǒng)設(shè)計會越來越多，處理高速DSP應(yīng)用系統(tǒng)中的信號問題成為設(shè)計的重要問題，在這種設(shè)計中，其特點是系統(tǒng)數(shù)據(jù)速率、時鐘速率和電路密集度都在不斷增加，其PCB印制板的設(shè)計表現(xiàn)出與低速設(shè)計截然不同的行為特點，即出現(xiàn)信號完整性問題、干擾加重問題、電磁兼容性問題等等。
這些問題能導(dǎo)致或者直接帶來信號失真，定時錯誤，不正確數(shù)據(jù)、地址和控制線以及系統(tǒng)錯誤甚至系統(tǒng)崩潰，解決不好會嚴重影響系統(tǒng)性能，并帶來不可估量的損失。解決這些問題的方法主要靠電路設(shè)計。因此PCB印制板的設(shè)計質(zhì)量相當(dāng)重要，它是把最優(yōu)的設(shè)計理念轉(zhuǎn)變?yōu)楝F(xiàn)實的惟一途徑。下面討論針對在高速DSP系統(tǒng)中PCB板可靠性設(shè)計應(yīng)注意的若干問題。
電源設(shè)計
高速DSP系統(tǒng)PCB板設(shè)計首先需要考慮的是電源設(shè)計問題。在電源設(shè)計中，通常采用以下方法來解決信號完整性問題。
考慮電源和地的去耦
隨著DSP工作頻率的提高，DSP和其他IC元器件趨向小型化、封裝密集化，通常電路設(shè)計時考慮采用多層板，建議電源和地都可以用專門的一層，且對于多種電源，例如DSP的I/O電源電壓和內(nèi)核電源電壓不同，可以用兩個不同的電源層，若考慮多層板的加工費用高，可以把接線較多或者相對關(guān)鍵的電源用專門的一層，其他電源可以和信號線一樣布線，但要注意線的寬度要足夠。
無論電路板是否有專門的地層和電源層，都必須在電源和地之間加一定的并且分布合理的電容。為了節(jié)省空間，減少通孔數(shù)，建議多使用貼片電容。可把貼片電容放在PCB板背面即焊接面，貼片電容到通孔用寬線連接并通過通孔與電源、地層相連。
考慮電源分布的布線規(guī)則
分開模擬和數(shù)字電源層
高速高精度模擬元件對數(shù)字信號很敏感。例如，放大器會放大開關(guān)噪聲，使之接近脈沖信號，所以在板上模擬和數(shù)字部分，電源層一般是要求分開的。
